PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-232597

(43) Date of publication of application: 18.09.1989

(51)Int.Cl.

G11C 11/34

(21)Application number : **63-056314**

(71)Applicant : FUJITSU LTD

(22)Date of filing:

11.03.1988


(72)Inventor: SUZUKI ATSUSHI

(54) SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PURPOSE: To decrease the number of data input terminals to be half by time- sharing plural writing data in an STRAM, inputting the data, after that, latching the data and simultaneously writing the above-mentioned data to a memory cell array in response to a writing signal.

CONSTITUTION: Writing data DIN from the input terminal are caused to respond to either an external clock CLK or a negative-phase clock the inverse of CLK and latched by a latch means 6. Then, in response to a writing signal the inverse of WE, the data are supplied to a memory cell array 4. At such a time, the means 6 inputs plural data A and B with a time-sharing form as the writing data from the input terminal and the data are



simultaneously written. Accordingly, the number of the input terminals can be decreased to be half and a circuit scale is reduced.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

旸日本国特許庁(JP)

⑩特許出願公開

◎ 公開特許公報(A) 平1-232597

Sint, Cl. 4

激別記号

庁内整理番号

國公開 平成1年(1989)9月18日

G 11 C 11/34

J - 8522 - 5B

審査請求 米請求 請求項の数 1 (全?質)

会発明の名称

半導体メモリ装置

②特 類 昭63-56314

@出 題 昭63(i988)3月11日

砂発 明 答 鈴 木

敦高

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

焠

⑪出 顯 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

個代 理 人 护理士 青 木 朗 外3名

明细音

1、発明の名称

単雄体メモリ装置

2. 特許請求の範囲

少なくとも外部からのクロック(CLE) および書 込み指令信号(配) に応答して抜クロックの周朝 毎に所定機能を実行するためのサイクルを規定し、 該規定されたサイクルの関始時点において該替込 み指令信号が所定の論座レベルにある時に書込み 制御信号(NS)を出力する回路(1) と、

前記外部クロックを逆相のクロック (CLK) に 反転させる手数(2) と、

前記書込み製御信号が出力されている時に前記 逆組クロックに応答して書込み信号(NP)を発生す る回路(3) と、

前記書込み信号が出力されている時にデータの 香込みのアクセスが行われるよう構成されたメモ リセルアレイ(4) と、

遊メモリセルアレイとの間でデータの普込みの ために供する入力端子(5) と、 数入力端子からの書込みデータ(0,1) を前配外 部クロックまたは逆相クロックのいずれか一方に 応答してラッチし、該ラッチされたデータを前記 書込み推号に応答して前記メモリセルアレイに供 給する手段(6) とを具備し、

前記人力端子から前記者込みデータとして複数のデータ(A,B) を時分割形式で入力し、該入力された複数のデータを同時に改込むようにしたことを特徴とする半選体メモリ簽還。

3. 発明の詳細な説明

(概 麗)

半導体メモリ製製、特に、外部からのクロック および書込み指令信号に応答してチップ内で選込 み信号(パルス)を免生するよう構成されたST RAM製道に関し、

データ入力機子の数を半分にし、デバイスとし ての回路規模の縮小化を可能にすることを自的と し、

少なくとも外部からのクロックおよび普込み指令は弓に応答して数クロックの周期毎に所定機能

を実行するためのサイクルを規定し、該規定され たサイクルの開始時点において設書込み指令信号 が所定の論理レベルにある時に各込み制御信号を 出力する回路と、前紀外部クロックを逆相のクロ ックに反転させる手段と、前記書込み製御信号が 出力されている時に前記逆相クロックに応答して 書込み信号を発生する回路と、前記書込み信号が 出力されている時にデータの書込みのアクセスが 行われるよう構成されたメモリセルアレイと、該 メモリセルアレイとの間でデータの書込みのため に供する入力端子と、放入力端子からの書込みデ - タを前記外部グロックまたは逆相グロックのい ずれか一方に応答してラッチも、終ラッチされた データを削記書込み信号に応答して削記メモリセ ルアレイに供給する平段とを具備し、前記入力端 子から前記告込みデータとして復数のデータを時 分割形式で入力し、終入力された複数のデータを 同時に各込むように構成する。

(磨業上の利用分路)

本発明は、半導体メモリ装置に関し、特に、外部からのクロックおよび書込み指令信号に応答してチップ内で書込み信号(パルス)を発生するよう構成されたセルフ・タイムド・ランダム・アクセス・メモリ(以下、STRAMと称する)装置に関する。

適常知られているスタティックRAM(SRAM)は、外部からのアドレスデータによっらかいからのアドレスデータにからのアドレスデータの動力をいたメモリセルに応答する。これをいるのはないのでは、データの場合である。これをおいるのでは、データのでは、できないののでは、できないのができない。ところが実際には、できないのが、は、なりののでは、より一層の高速対比、より一層の高速対比、より一層の高速対比、より一層の高速対比、より一層の高速対比、より一層の高速対比、より一層の高速対比、より一層の高速対比、より一層の高速対比、より一層の高速対比、より一層の高速対比、より一層の高速対比、より一層の高速対比、より一層の高速対比、より一層の高速対比、より一層の高速対比、より一層の高速対比

要望に直面した時に不利な一面を呈することになる。このような不利な節に形みて最近研究されているデバイスに、上述のSTRAMがある。

(従来の技術)

第5回には上述したSTRAM装置の従来形の一機成例が示される。

第5回において、50は通常のスタティック形ともりセルアレイ、51.52.53.54aおよび54b は外部クロックCLK に応答してそれぞれアドレスデータ ADD 、ロー・アクティブのチップ選択信号で、ロー・アクティブの教込み指令信号形、 書込みデータ Brn(b) をラッテするレジスタ、55はレジスタ52の出力の反転信号とレジスタ53の出力の反転信号とレジスタ53の出力の反転信号とレジスタ53の出力の反転信号とレジスタ53の出力の反転信号とレジスタ53の出力の反転信号とレジスタ53の出力の反転信号とレジスタ53の出力の反転信号とに応答するアンドゲート56の出力信号NSが"H" レベルの時にフェクCLK に応答して書込みパルスkPを発生する回路、58a および58b はトラィステートパック回路、58a および58b はトラィステートパック

ァであって、それぞれ書込みパルスWPに応答して書込みデータ Bin(a), Din(b) を通過させる機能を有し、そして、59a および59b もトライステートバッファであって、それぞれアンドゲート55からの読出し制御信号OBに応答して競出しデータ Bour (a), Dour (b) を通過させる機能を有している。

第5 図に示される構成において、チップ選択信号でが"L" レベルに変化して外部クロックCLK のレベル変化(例えば立上)エッジ)でレジスタ52にラッチされた時に、STRAM装置はアクティア会議となる。チップ選択信号であるには"H" レベル変化(立上りエッジ)に同期して設合のレジスタ53には"H" レベルの時では、当時令信号でが"L" レベルの時、アンドの出力信号のBが"B" レベルとなってバッファ59aおよび596 が観能し、統出し動作が行われる。逆に、書込み指令信号でが"L" レベルの時、アンド

ゲート56の出力は受けるが*B* レベルとなり、普込みパルス発生回路57から貫込みパルスMPが発生されてパッファ58a および58h が機能し、書込み動作が行われる。

すなわちこの場合には、外部クロックCLE と替 込み指令信号原に応答して該クロックの周期毎に 統出しサイクルし、および登込みサイクルし、が チップ内で自動的に規定されるようになっている。

(免明が解決しようとする課題)

上述した従来形のSTRAMでは、外路クロックCLK のレベル変化に応答して同時に2つのデータ Dim(a), Dim(b) をメモリセルアレイに書込むために、該データの数に対応した数のデータ入力 端子T6a およびT6b を設ける必要がある。

しかしながら、チップの形態をもつ一般の半導体装置においては、チップ上に占める端子のスペースは、その他の集積化された回路がチップ上に 占めるスペースに比べると極めて大きいことは知られている。これは、デバイスとしての回路規模

号配に応答してはクロックの周期毎に所定数能を 実行するためのサイクルを規定し、該規定された サイクルの閉始時点において被害込み指令指号が 所定の論理レベルにある時に登込み制御信号を出 力する回路1と、前記外部クロックを逆程のクロ ックCLK に反転させる手段でと、前記書込み新御 信号が出力されている時に匍記述相クロックに応 答して書込み信号駅を発生する国路3と、前記書 込み信号が出力されている時にデータの書込みの プクセスが行われるよう構成されたメモリセルア レイもと、該メモリセルアレイとの間でデータの 当込みのために供する入力端子5と、核入力端子 からの表込みデータ Bipを前記外部クロックまた は迎相クロックのいずれか一方に応答してラッチ。 し、該ラッチされたデータを前記書込み信号に応 答して前記メモリセルアレイに供給する平段6と を具備している。

をして、前記人力選子から前記書込みデータと して複数のデーク4.8 を時分割形式で入力し、該 入力された複数のデータを同時に客込むように様 が大きくなることを意味し、好ましくない。それ 故、可能であるならば、複数のデータ(第 5 図の 例示では 2 つのデータ)の書込みを可能にする一 方で、データの入力携子の数を削減できれば好適 である。

本発明は、かかる従来技術における課題に鑑み 動作されたもので、デーク人力端子の数を半分に し、デバイスとしての回路規模の循小化を可能に する半導体メモリ装置を提供することを目的とし ている。

(課題を解決するための手段、および作用)

上述した従来技術における課題は、複数の書込みデータを時分割形式で入力し、内部でいったんラッテしておき、しかる後に書込み信号に恋答して該複数のデータをメモリセルアレイに問時に登込めるよう構成することにより、解決される。

使って、本発明による半導体メモリ装置は、第 【図の原理ブロック図に示されるように、少なく とも外部からのクロックCLX および書込み指令信

成されている.

使って、複数のデータ4.8 に対して本来ならば 2つのデータ入力端子を必要とするところである が、本発明によれば1つの入力端子で済む。つま り、データ人力端子の数を半分にすることができ る。これは、デバイスとしての回路規模の縮小化 に寄与するものである。

なお、本発明の他の構成上の特徴および作用の 詳細については、終付図面を参照しつつ以下に記 述する実施剤を用いて説明する。

(実施例)

第2回には本発明の一実施例としてのSTRA M装置の構成がブロック的に示される。

第2図において、11~14、15a、15b および16 はチップの端子、20は通常のスタティック形メモ リセルアレイを示す。なお、ここで言うメモリセ ルアレイとは、複数のワード級およびピット級の 交差部にメモリセルがそれぞれ配級された本来の セルアレイと、ノモリセルに対してフクセスを行 うための周辺回路との双方を含むものとする、端子II〜IははそれぞれアドレスデータADD 、ロー・アクティブのサップ選択信号で、ロー・アクティブの古込み指令信号で、クロックCLK が入力されるようになっている。また、端子T5a およびT5b はそれぞれメモリセルアレイ20との簡でデータ Doer (a) 、 Doer (b) の設出しのために供されるデータ出力場子、端子16はメモリセルアレイ20との間でデータの出入カ場子、をそれぞれ表す。なお、書込みデータの分別等子、をそれぞれ表す。なおよびりからなっている。

端子TIとメモリセルアレイ20との間にはレジスタ21が介在され、設レジスタ21は、アドレスデータADD をクロックCLX に必答してラッチする機能を育し、具体的には、クロックCLX が"H" レベルの時のアドレスデータを保持してメモリセルアレイ20に供給する。端子T2にはレジスタ22が授続され、該レジスタ22は、クロックCLX が"B" レベルの時のチップ選択信号でを保持して出力する機能

を有している。関機に調子T3にはレジスタ23が接続され、終レジスタ23は、クロックCLKが"B"レベルの時の書込み指令信号確を保持して出力する機能を有している。

また、メモリセルアレイ20と入力給予16との間 は2系統に分かれておき、一方の系統にはレジス タ24a およびトライステートパッファ28a が介在 され、他方の系統にはレジスタ24b およびトライ ステートバッファ236 が介在されている。レジス タ24a は、外部クロックCLK が*B* レベルの時の 賞込みデータ Big(この場合にはデータョ)をラ ッチしてバッファ28a に供給する。このバッフェ 288 は、後述の書込みパルス発生国路27からの書 込みパルス4Pが*ff° レベルの時に、レジスタ24a を通して送られてくる普込みデータaをメモリセ ルフレイ28に供給する機能を有している。一方、 レジスタ24b は、逆柏クロックCLK が"H" レベル の時の書込みデータ Div (この場合にはデータ b) をラッチしてバッファ28b に供給する。このバッ ファ28b は、バッファ28a と同様に、姿込みパル

ス発生国路27からの晋込みパルスWPが*ff*レベルの時に、レジスタ24k を通して送られてくる署込みデータ b をメモリセルアレイ20に供給する機能を有している。なお、連相クロックCCK は、外部クロックCLK は、外部クロックCLK をインパータ10に通すことにより得られる。

さらに、メモリセルアレイ20と出力端子t5a およびt5b との間に以それぞれトライステートパッファ29a、29b が介在されており、おパッファはそれぞれ後述のアンドゲート25からの読出し関額皆号08が'H" レベルの時に、メモリセルアレイ20から読出されたデータ Dous (a) 、 Bovr (b) をそれぞれ端子T5a、T5b に供給する機能を有している。

25はレジスタ22の出力の反転送号とレジスタ23の出力信号とに必答し、上述の原出し制御信号08を崩力するアンドゲート、26はレジスタ22の出力の反転信号とレジスタ23の出力の反転信号とに応答し、登込み期間信号85を出力するアンドゲートを示す。要込みパルス発生回路27は、書込み制御

信号#Sが"Ⅱ"レベルの時に、前述の逆相クロック CLE の立上りエッジ、すなわち外部クロックCLE の立下りエッジに応答して前述の書込みパルスUP を発生する機能を有している。

次に、書込みパルス発生回路の一構成例につい て第3個を毎報しなから説明する。

ここに示される書込みパルス発生回路は、逆報クロックでIKを所定時間だけ遅延させて信号51として出力する遅延回路30と、被遅延回路よりは火きな遅延置(第4図参照)をもって被逆相クロックでIRを所定時間だけ遅延させ、信号82として出力する遅延回路31と、該信号52を反転させるインパータ32と、該インパータ32の出力と遅延回路30の出力51とに応答して信号83を出力するアンドゲート33と、該信号83と前逆の書込み制御信号48とに応答して書込みパルス49を出力するアンドゲート34とから構成されている。

次に、第2回に示されるSTRAM装置の動作 について第4回のクイミング図を整路しなから説 明する。

特別平1~232597(5)

まず、論子12に"L"レベルのチップ選択信号できの加し、この状態で幾子13に"L"レベルの書込み指令信号配を印加し、義子14にクロックCLK を印加すると、彼クロックCLK の立上りエッジに同期して書込みサイクルに、が規定される。

番込みサイクルに。の関始時点(に、の時点)で選込み指令信号耶が"し"レベルの時にクロックCLKが立上ると、アンドゲート26の出力信号NSは"H"レベルとなる。また、クロックCLKの立上りエッジに広答してレジスタ24%には端子16から書込みデータの1世としてデータるが取り込まれる。つまり、レジスタ24aは「有効」となる。

次いで、逆和クロックでTT が立上ると(1.0 時点)、レジスタ24b には端子15から書込みデータ 1.xとしてデータ 6 が取り込まれる。つまり、レジスタ24b は「有動」となる。また、書込みパルス発生回路27は、"H" レベルの選組クロックでTE に応答して書込みパルスWPを発生する。

袋込みパルスが発生されると、トライステート

パッファ28a および28b が共に機能し、レジスタ24a および24b にそれぞれラッチされているデータa、データ b は対応のパッファを介してノモリセルアレイ20に供給される。つまり、この時点で2つのデータ a および b がメモリセルアレイに同時に書込まれることになる。

このように、インバータ10等の反転手段を用いて外部クロックGLNをレベル反転させたクロック GLNをデバイス内で準備し、こので機類のクロックGLNをデバイス内で準備し、こので機類のデータのおよびらを同一の端子16から跨分割形式で入力可能としている。従来ので対応の機能できるがあるが、本装度の構成にきるが分からはある。できる必要があるが、本装度の構成にきる。ことがよりは、チップ上に占める場子の関係が一般に比較的大きいことを考慮すると、デバイス全体としての提及の縮小化に審与するものである。

なお、上述した実施例では外部クロックCLK の 立上的エッジで書込みデータョをラッチし、該外

部クロックCLK の立下ウエッジで書込みデータり をラッチするように構成したが、これは、それぞ れ辺のエッジでラッチするように構成することも である。

(発明の効果)

以上説明したように本発明の半導体メモリ装置によれば、データ入力端子の数を半分にすることができ、それによって、デバイスとしての回路規模の縮小化に寄与させることができる。

4. 図面の簡単な説明

第1団は本発明による単導体メモリ装置の原理 ブロック図、

第2回は本発明の一実施例としてのSTRAM 装置の構成を示すブロック図。

第3図は第2図における芸込みパルス発生回路 の一機般例を示す道路図、

第4図は第2図装置の動作タイミング図、

第5回は従来形の一例としてのSTRAM数型 の構成を示すブロック図、

(特号の説明)

1 …サイクル設定回路、2 …クロック反転手段、 3 …者込み借号発生回路、

4…メモリセルアレイ、5…入力端子、

€…書込みデータラッチ手段、

CLE …外部クロック、 CLE …逆相クロック、

A、B、 Bir…雪込みデータ、

能····鲁达办捐令信号、 48····鲁达办制调信号、 4P····鲁达办信号。


徐 許 出 願 人

富 士 通 株 式 会 社 特許出顧代理人

弁理士 内 田 幸 男


办理士 山 口 呕 之


特別平1-232597(6)



李発男による半導体メモリ装置の原理アロック図

第 1 図





Dour(a) 59a 15a} Don(b) 50~ 590 メモリセル T5b 58a √54a レジヌタ レジスタ 54b Din(a) Téa 51 72 CS レジスタ OE. 58b クスタ Durib) T6b -WP **Š**5 WS WE 常込みパルス 発生回路 57 53

従来形の一例としての BTRAM 製匠の構成を示すアロック図

第 5 図

【公報種則】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第4区分 【発行日】平成7年(1995)10月13日

【公開番号】特開平1-232597 【公開日】平成1年(1989)9月18日 【年通号数】公開特許公報1-2326 【出願香号】特願昭63-56314 【国際特許分類第6版】 G11C 11/413

[FI]

G11C 11/34 J 6866-5L

5 6 th E

受式6年9月3日

特略序数省 路 島 華 数

1. 事件の表示

图制63年特殊斯斯多563!4号

2. 数别の名称

半導体メデリ鉄度

3. 滑正をする者

事件との関係

分配图式价

名称 (5 2 2)富士通称式会改

4. 代理人

造職 〒105 東京都地区北ノ門一丁目8番10号 かえ店ノ門ビル 骨别特許从降軍務所 電訊 5524-0781

氏名 弁律士(6518)資 木

5. 特正により増加する結果項の政 1

6 相正の対象

① 明田豊の「特許諸念の範囲」の前

7. 初至の内容

tis 明田豊の「特許指求の第四」を別級の選り後正する。

5. 新河春気の目は

(3) 発許滑車の前囲

) i5



為藝

2 特許請求の範囲

1. 立ち上がりエッジおよび立ち下がカエッジをおする外部シロック電荷を受 置する感染体メモリ装置であって、

メモリセルアレイ(40、40a、40b)と、

数メモリマルアレイに動作可能に接続され、投メモリヤルアレイの読み出しず イクルおよび書き込みサイクルのいずれか一方を指示する例の必要を受認し、前 紀外数クロックは号の立ち上がウニッジおよび立ち下がりエックのいずれか一方 に成春して鉄御知信号をラッチする第1のラッチ回路(49)と、

即記メモリセルアレイに動作可能に採用され、書名込みデータを受信し、前記 外部クロック信号の立ち上がりエッジおよびせち下がりエッジの但方に応答して 放着さ込みポークをラッチする第2のラッチ四路(44)と、

前記メモリセルフレイおよび前記章(のラッチ回路に動作可能に発表され、38 第1のラッチ回路にラッチされた前沿側面配号が配記者さ込みサイクルを指示し ている時に改えもりセルアレイに着き込み信号 (限) を禁むする舞き込み信号機 生国路(47、48、45)とを兵崩することを特徴とする半導体メモリ設定。

2 前記外部クロック信号の立ち上がりエッジおよび立ち下がりエッジの役方 は市等して会さ込み動体のキャンセルを指表する信号を取り込む手段をきられる。 備することを特徴とする環球項!に記憶の単導体メモリ装置。